Бабак В.П., Корченко А.Г., Тимошенко Н.И., Филоненко С.Ф., VHDL. Справочное пособие по основам языка
серия: Программируемые системы
Додэка XXI, 2008 г., 224 стр., 978-5-94120-169-3 , 210*145*10 мм., тираж: 2500
Описание книги
Представляет собой вводный курс в язык VHDL и предназначена для быстрого ознакомления с базовыми концептуальными положениями этого языка. В данной книге приводятся базовые принципы параллельного программирования, положенные в основу языка VHDL, а также принципы организации VHDL-проекта и взаимосвязь компонентов проекта с физическими процессами, протекающими в реальных цифровых устройствах. Содержит многочисленные практические примеры проектирования цифровых устройств, в частности цифровых устройств специального назначения (криптопроцессоров). Рассчитана на студентов, изучающих язык VHDL, в том числе и в рамках учебных курсов, посвященных проектированию устройств защиты информации.
Рекомендации
Утверждено Министерством образования и науки Украины.
Поделиться ссылкой на книгу
Содержание книги
Принятые сокращения
Глава 1. Введение
1.1. Современные языки проектирования
цифровых устройств
1.2. Краткая характеристика языка VHDL
1.3. Этапы проектирования с использованием
VHDL
Глава 2. Уровни представления и формы
абстракции цифровых систем
Глава 3. Базовая структура VHDL-файла
3.1. Общие сведения
3.2. Объявление интерфейса
3.3. Архитектура проекта
3.3.1. Архитектура проекта в поведенческой
форме
3.3.2. Архитектура проекта в структурной
форме
3.4. Библиотеки и пакеты
Глава 4. Лексические элементы языка VHDL
4.1. Идентификаторы
4.2. Ключевые слова
4.3. Зарезервированные слова
4.4. Числа
4.5. Символы, строки и битовые строки
Глава 5. Программные элементы данных:
константы, переменные
и сигналы
5.1. Константы
5.2. Переменные
5.3. Сигналы
Глава 6. Типы данных
6.1. Встроенные типы данных пакета
STANDARD
6.2. Пользовательские типы и подтипы
6.2.1 .Физические типы
6.2.2. Персчислимые типы
6.2.3. Композитные пользовательские типы
6.3. Преобразование типов
6.4. Атрибуты
6.4.1 .Атрибуты сигналов
6.4.2.Скалярные атрибуты
6.4.3. Атрибуты массивов
Глава 7. Операции и символы операций
7.1. Логические операции
7.2. Операции отношений
7.3. Операции сдвига
7.4. Операции сложения
7.5. Унарные операции
7.6. Операции умножения
7.7. Вспомогательные операции
7.8. Символы комментария
7.9. Математические выражения
Глава 8. Поведенческая форма проекта: явно
заданный
оператор Process
8.1. Явно заданный оператор PROCESS
8.2. Оператор условной передачи управления
If
8.3. Оператор выбора CASE
8.4. Оператор цикла LOOP
8.4.1. Базовая форма цикла
8.4.2. Итерационная форма цикла WHILE ... LOOP
8.4.3. Итерационная форма цикла FOR ... LOOP
8.4.4. Операторы NEXT и EXIT
8.5. Оператор ожидания WAIT
8.6. Оператор NULL
8.7. Пример VHDL-проекта ..
Глава 9. Поведенческая форма проекта: неявно
заданный
оператор PROCESS
9.1. Простая параллельная установка
значений сигналов
9.2. Условная установка значения сигнала
9.3. Селективная установка значений
сигналов
Глава 10. Структурная форма проекта
10.1. Оператор COMPONENT
10.2. Оператор PORT MAP ...
Глава 11. Примеры VHDL-проектов ЦУ различного
назначения
. Проекты ЦУ общего назначения
1.1. Логический элемент AND на 4 входа
1.2. Логический элемент OR на 2 входа
1.3. Логический элемент OR на 4 инверсных
входа
1.4. Логический элемент NOR на 3 входа
1.5. Логический элемент XOR на 2 входа
1.6. 4-битный буфер - логический усилитель
1.7. 8-битный буфер с тремя состояниями без
обратной связи
1.8. 4-канальный мультиплексор 4х 1 с
сигналом разрешения выбора номера канала
1.9. Демультиплексор 1x4
1.10. 4-битный последовательный сумматор с
фиксированной точкой ..
1.11. 8-битный сумматор с ускоренным
переносом
1.12. 4-битный каскадный вычитательс
фиксированной точкой
1.13. 8-битный сумматор со сквозным переносом
с учетом знаков битов
1.14. Универсальный параллельный
арифметический процессор
1.15.4-битный компаратор с анализом знаков
сравниваемых чисел
и выбором режимов сравнения
1.16. 8-битный контроллер четности
1.17. Простой D-триггер, переключаемый
передним фронтом тактового импульса
1.18. D-триггер с асинхронным сбросом
1.19. D-триггер с асинхронной предустановкой
1.20. D-триггер с асинхронным сбросом и
асинхронной предустановкой
1.21. D-триггер с синхронным сбросом
1.22. D-триггер с синхронной предустановкой
11.1.23. D-триггер с синхронным сбросом и
сигналом, разрешающим приход очередного
тактового импульса
11.1.24. D-триггер-зашелка
11.1.25. D-триггер-защелка со стробирующим
сигналом
11.1.26. 8-битный накапливающий счетчик со
счетным входом
и асинхронным сбросом
11.1.27. 8-битный накапливающий счетчик с
синхронной загрузкой
и асинхронным сбросом
11.1.28. 8-битный накапливающий/вычитающий
счетчике выбором
направления счета
11.1.29.М-битный накапливающий счетчик со
счетным входом.
синхронной загрузкой и асинхронным сбросом
11.1.30.Синхронный 4-битный циклический
сдвиговый регистр вправо
с параллельным входом и выходом
11.1.31. Универсальный синхронный 4-битный
сдвиговый регистр вправо с параллельным входом
и выходом
11.1.32. Расширитель разрядности шины
знаковыми разрядами
11.1.33. VHDL-проект расширителя разрядности
шины нулями
11.1.34. 8-битная двунаправленная шина с тремя
состояниями
11.1.35. Процессор возведения в степень N
11.1.36. Процессор нахождения факториала
11.1.37. Процессор нахождения натурального
логарифма
11.1.38. Процессор нахождения квадратного корня
11.1.39. Процессор, конвертирующий 16-ричные
значения в данные типа std_logic_vector
11.2. Проекты ЦУ специального назначения
11.2.1. Генератор тактовых импульсов с
периодом следования 100 не
и скважностью 50%
11.2.2. Комбинированный генератор
псевдослучайных чисел с выходными
значениями разных типов
11.2.3. Многофункциональный конвертер типов
данных
11.2.4.Целочисленный мультипликативный
криптопроцессор
11.2.5. Символьный аддитивный криптопроцессор
11.2.6. Подстановочный символьный
криптопроцессор
11.2.7.Перестановочный битовый криптопроцессор
11.2.8.Криптопроцессор на базе сдвиговых
операций
11.2.9. Криптопроцессор с многоуровневой
системой шифрования,
формульный метод
11.2.10. Криптопроцессор, реализующий метод
эллиптических кривых ...
11.3. Проекты ЦУ специального назначения
повышенного уровня
сложности
11.3.1.Файловый криптопроцессор циклического
сдвига
11.3.2. Файловый RSA-криптопроцессор
11.3.3. Файловый криптопроцессор Вижинера
Приложение. Основы языка VHDL в реферативном
изложении
П.1. Язык VHDL как универсальный язык
проектирования ЦУ
П.2. Концептуальные положения языка VHDL
П.З. Объявление интерфейса проекта
П.4. Программные элементы данных языка VHDL
П.5. Поведенческая форма проекта на основе явно
заданного
оператора PROCESS
П.6. Поведенческая форма проекта на основе
неявно заданного оператора
PROCESS
П.7. Структурная форма проекта
Глава 1. Введение
1.1. Современные языки проектирования
цифровых устройств
1.2. Краткая характеристика языка VHDL
1.3. Этапы проектирования с использованием
VHDL
Глава 2. Уровни представления и формы
абстракции цифровых систем
Глава 3. Базовая структура VHDL-файла
3.1. Общие сведения
3.2. Объявление интерфейса
3.3. Архитектура проекта
3.3.1. Архитектура проекта в поведенческой
форме
3.3.2. Архитектура проекта в структурной
форме
3.4. Библиотеки и пакеты
Глава 4. Лексические элементы языка VHDL
4.1. Идентификаторы
4.2. Ключевые слова
4.3. Зарезервированные слова
4.4. Числа
4.5. Символы, строки и битовые строки
Глава 5. Программные элементы данных:
константы, переменные
и сигналы
5.1. Константы
5.2. Переменные
5.3. Сигналы
Глава 6. Типы данных
6.1. Встроенные типы данных пакета
STANDARD
6.2. Пользовательские типы и подтипы
6.2.1 .Физические типы
6.2.2. Персчислимые типы
6.2.3. Композитные пользовательские типы
6.3. Преобразование типов
6.4. Атрибуты
6.4.1 .Атрибуты сигналов
6.4.2.Скалярные атрибуты
6.4.3. Атрибуты массивов
Глава 7. Операции и символы операций
7.1. Логические операции
7.2. Операции отношений
7.3. Операции сдвига
7.4. Операции сложения
7.5. Унарные операции
7.6. Операции умножения
7.7. Вспомогательные операции
7.8. Символы комментария
7.9. Математические выражения
Глава 8. Поведенческая форма проекта: явно
заданный
оператор Process
8.1. Явно заданный оператор PROCESS
8.2. Оператор условной передачи управления
If
8.3. Оператор выбора CASE
8.4. Оператор цикла LOOP
8.4.1. Базовая форма цикла
8.4.2. Итерационная форма цикла WHILE ... LOOP
8.4.3. Итерационная форма цикла FOR ... LOOP
8.4.4. Операторы NEXT и EXIT
8.5. Оператор ожидания WAIT
8.6. Оператор NULL
8.7. Пример VHDL-проекта ..
Глава 9. Поведенческая форма проекта: неявно
заданный
оператор PROCESS
9.1. Простая параллельная установка
значений сигналов
9.2. Условная установка значения сигнала
9.3. Селективная установка значений
сигналов
Глава 10. Структурная форма проекта
10.1. Оператор COMPONENT
10.2. Оператор PORT MAP ...
Глава 11. Примеры VHDL-проектов ЦУ различного
назначения
. Проекты ЦУ общего назначения
1.1. Логический элемент AND на 4 входа
1.2. Логический элемент OR на 2 входа
1.3. Логический элемент OR на 4 инверсных
входа
1.4. Логический элемент NOR на 3 входа
1.5. Логический элемент XOR на 2 входа
1.6. 4-битный буфер - логический усилитель
1.7. 8-битный буфер с тремя состояниями без
обратной связи
1.8. 4-канальный мультиплексор 4х 1 с
сигналом разрешения выбора номера канала
1.9. Демультиплексор 1x4
1.10. 4-битный последовательный сумматор с
фиксированной точкой ..
1.11. 8-битный сумматор с ускоренным
переносом
1.12. 4-битный каскадный вычитательс
фиксированной точкой
1.13. 8-битный сумматор со сквозным переносом
с учетом знаков битов
1.14. Универсальный параллельный
арифметический процессор
1.15.4-битный компаратор с анализом знаков
сравниваемых чисел
и выбором режимов сравнения
1.16. 8-битный контроллер четности
1.17. Простой D-триггер, переключаемый
передним фронтом тактового импульса
1.18. D-триггер с асинхронным сбросом
1.19. D-триггер с асинхронной предустановкой
1.20. D-триггер с асинхронным сбросом и
асинхронной предустановкой
1.21. D-триггер с синхронным сбросом
1.22. D-триггер с синхронной предустановкой
11.1.23. D-триггер с синхронным сбросом и
сигналом, разрешающим приход очередного
тактового импульса
11.1.24. D-триггер-зашелка
11.1.25. D-триггер-защелка со стробирующим
сигналом
11.1.26. 8-битный накапливающий счетчик со
счетным входом
и асинхронным сбросом
11.1.27. 8-битный накапливающий счетчик с
синхронной загрузкой
и асинхронным сбросом
11.1.28. 8-битный накапливающий/вычитающий
счетчике выбором
направления счета
11.1.29.М-битный накапливающий счетчик со
счетным входом.
синхронной загрузкой и асинхронным сбросом
11.1.30.Синхронный 4-битный циклический
сдвиговый регистр вправо
с параллельным входом и выходом
11.1.31. Универсальный синхронный 4-битный
сдвиговый регистр вправо с параллельным входом
и выходом
11.1.32. Расширитель разрядности шины
знаковыми разрядами
11.1.33. VHDL-проект расширителя разрядности
шины нулями
11.1.34. 8-битная двунаправленная шина с тремя
состояниями
11.1.35. Процессор возведения в степень N
11.1.36. Процессор нахождения факториала
11.1.37. Процессор нахождения натурального
логарифма
11.1.38. Процессор нахождения квадратного корня
11.1.39. Процессор, конвертирующий 16-ричные
значения в данные типа std_logic_vector
11.2. Проекты ЦУ специального назначения
11.2.1. Генератор тактовых импульсов с
периодом следования 100 не
и скважностью 50%
11.2.2. Комбинированный генератор
псевдослучайных чисел с выходными
значениями разных типов
11.2.3. Многофункциональный конвертер типов
данных
11.2.4.Целочисленный мультипликативный
криптопроцессор
11.2.5. Символьный аддитивный криптопроцессор
11.2.6. Подстановочный символьный
криптопроцессор
11.2.7.Перестановочный битовый криптопроцессор
11.2.8.Криптопроцессор на базе сдвиговых
операций
11.2.9. Криптопроцессор с многоуровневой
системой шифрования,
формульный метод
11.2.10. Криптопроцессор, реализующий метод
эллиптических кривых ...
11.3. Проекты ЦУ специального назначения
повышенного уровня
сложности
11.3.1.Файловый криптопроцессор циклического
сдвига
11.3.2. Файловый RSA-криптопроцессор
11.3.3. Файловый криптопроцессор Вижинера
Приложение. Основы языка VHDL в реферативном
изложении
П.1. Язык VHDL как универсальный язык
проектирования ЦУ
П.2. Концептуальные положения языка VHDL
П.З. Объявление интерфейса проекта
П.4. Программные элементы данных языка VHDL
П.5. Поведенческая форма проекта на основе явно
заданного
оператора PROCESS
П.6. Поведенческая форма проекта на основе
неявно заданного оператора
PROCESS
П.7. Структурная форма проекта
Об авторе
Отзывы
Даже не знаю [ 2 July 2014]
Решил начать изучение. Это первая моя книга по VHDL. Вроде и ничего, но несколько напрягает опечатки, неточности и иногда странное форматирование. Если бы без всех этих нюансов, то наверное неплохой справочник получился, и то для тех, кто уже и так всё знает. Моё мнение для таких новичков, как я можно поискать другую книжку. Эту можно взять если выбора нет.
То что нужно [10 June 2013]
Хороший выбор для быстрого старта.
Самое то [19 April 2013]
На мой взгляд именно так должен выглядеть хороший справочник по VHDL, все есть, все доступно изложено. Примеров могло быть и больше но за такие деньги и учитывая объем самого пособия в самый раз. Мне понравилось!
Вводный курс по VHDL [22 January 2012]
Книга составлена как вводный курс в проектирование цифровых устройств с использованием языка VHDL. Подробно описаны лексические элементы языка, типы данных и их преобразования, операции, поведенческие и структурные формы проекта. Приведено около 60 примеров цифровых устройств и реферативное изложение основ языка VHDL.
Хорошая книга [25 July 2011]
ИМХО лучшее по основам VHDL из того что я знаю. Книга похожа на справочник, все очень четко, последовательно и лаконично разжевано и разложено по полочкам. Книжка тоненькая, но исчерпывающе дает понятие об основе языка, никакой воды и прочей ереси - все по делу. Считаю что начинать изучение VHDL надо именно с нее.
Последние поступления в рубрике "Тематика определяется"
 |
Математика. Подготовка к ЕГЭ. Задачи с параметрами.10-11 классы
В предлагаемом пособии представлен обширный материал, посвященный двум заключительным и сложным темам ЕГЭ профильного уровня: задачам с параметрами и числам и их свойствам. На многочисленных примерах с подробными решениями и обоснованиями (как и требуется на экзамене) показаны различные методы и решения задач.... |
|
План счетов бухгалтерского учета с последними изменениями
Читателю предлагается самая последняя редакция Плана счетов бухгалтерского учета финансово-хозяйственной деятельности организаций и инструкции по его применению с учетом последних приказов Минфина РФ. План счетов - это важнейший инструмент бухгалтерского учета, настольная книга для каждого практического бухгалтера.... |
|
На ферме. Книжка с наклейками
Игры с наклейками - занятие не только интересное, но и полезное. С этой книгой малыш познакомится с различными видами транспорта, потренируется решать простые логические задачки и находить соответствия.... |
Если Вы задавались вопросами "где найти книгу в интернете?", "где купить книгу?" и "в каком книжном интернет-магазине нужная книга стоит дешевле?", то наш сайт именно для Вас. На сайте книжной поисковой системы Книгопоиск Вы можете узнать наличие книги Бабак В.П., Корченко А.Г., Тимошенко Н.И., Филоненко С.Ф., VHDL. Справочное пособие по основам языка в интернет-магазинах. Также Вы можете перейти на страницу понравившегося интернет-магазина и купить книгу на сайте магазина. Учтите, что стоимость товара и его наличие в нашей поисковой системе и на сайте интернет-магазина книг может отличаться, в виду задержки обновления информации.
