Парфенкин А., Схемотехника. Учебник
Моркнига, 2017 г., 978-5-908080-20-0
Описание книги
Пособие рекомендовано Президиумом Дальневосточного регионального учебно-методического центра ФГАОУ ВО \"ДВФУ\".Учебное пособие предназначено для курсантов и студентов специальности 25.05.03 \"Техническая эксплуатация транспортного...
Поделиться ссылкой на книгу
Содержание книги
Введение
Глава 1. УСИЛИТЕЛИ ЭЛЕКТРИЧЕСКИХ СИГНАЛОВ
1.1. Классификация и основные параметры
усилителей электрических сигналов
1.1.1. Классификация усилителей электрических
сигналов
1.1.2. Структурная схема и основные параметры
(характеристики) усилителей электрических
сигналов
1.2. Основные положения теории обратной связи
применительно к усилителям
1.3. Статический режим работы усилительных
каскадов
1.3.1. Выбор рабочей точки (0) на семействе его
входных и выходных характеристик
1.3.2. Расчёт цепей смещения усилительных
каскадов на биполярных транзисторах
1.3.3. Методы стабилизации положения рабочей
точки (0)
1.3.4. Способы термостабилизации усилителей на
биполярных транзисторах
1.3.5. Способы термостабилизации усилителей на
полевых транзисторах
1.4. Усилительный каскад на биполярном
транзисторе с общим эмиттером
1.4.1. Основные параметры усилителя с ОЭ
1.5. Усилительный каскад на биполярном
транзисторе с общей базой (ОБ)
1.5.1. Основные параметры усилителя с ОБ
1.6. Усилительный каскад на биполярном
транзисторе с общим коллектором (ОК)
1.6.1. Основные параметры усилителя с ОК
1.6.2. Сложные эмиттерные повторители
1.7. Дифференциальные усилительные каскады
1.8. Усилительные каскады с динамической
нагрузкой
1.9. Усилительные каскады с каскодным
включением транзисторов
1.10. Усилительные каскады с трансформаторной
связью
1.10.1. Мощные усилительные каскады
1.10.2. Каскад с ОБ, трансформаторным входом и
трансформаторным выходом
1.10.3. Мощные выходные каскады с ОЭ
1.10.4. Двухтактные выходные каскады
1.10.5. Бестрансформаторные мощные выходные
каскады
1.11. Операционные усилители
1.11.1. Основные параметры, особенности
построения и функционирования операционных
усилителей
1.11.2. Структурная схема операционного
усилителя
1.11.3. Частотные свойства операционных
усилителей (ОУ)
Контрольные вопросы
Глава 2. СХЕМЫ ВЫПРЯМЛЕНИЯ И ОСНОВНЫЕ
СООТНОШЕНИЯ ПРИ РАБОТЕ ВЫПРЯМИТЕЛЯ НА
АКТИВНУЮ НАГРУЗКУ
2.1. Классификация выпрямительных схем и их
параметры
2.2. Однополупериодная схема выпрямления
2.3. Двухполупериодная схема с нулевым выводом
2.4. Однофазная мостовая схема
2.5. Трёхфазная схема с нулевым выводом
2.6. Трёхфазная мостовая схема
Контрольные вопросы
Глава 3. ЦИФРОВЫЕ ЭЛЕКТРОННЫЕ УСТРОЙСТВА
3.1. Транзисторные ключи
3.1.1. Ключевой режим работы биполярного
транзистора
3.1.2. Транзисторный ключ с внешним смещением
3.2. Элементы логических схем
3.2.1. Логическое сложение (дизъюнктор, схема
"ИЛИ")
3.2.2. Логическое отрицание (схема "НЕ")
3.2.3. Логическое умножение (конъюнктор, схема
"И")
3.2.4. Универсальный логический элемент "ИЛИ-НЕ"
3.2.5. Универсальный логический элемент "И - НЕ"
3.3. Логические функции
3.3.1. Основные тождества и теоремы алгебры
логики
3.3.2. Аналитическая форма записи логической
функции в СДНФ и СКНФ
3.3.3. Минимизация логических устройств
3.3.4. Минимизация логических устройств с
помощью метода карт Карно
3.4. Назначение и классификация триггерных
устройств
3.4.1. Триггеры на интегральных схемах
3.4.2. Асинхронный статический RS-триггер с
прямыми входами
3.4.3. Асинхронный статический RS-триггер с
инверсными входами
3.4.4. Синхронный статический RS-триггер с
прямыми входами
3.4.5. Синхронный статический RS-триггер с
инверсными входами
3.4.6. Синхронный RS-триггер с динамическим
управлением по заднему фронту синхроимпульса (в
схеме исполнения со сложной входной логикой)
3.4.7. Синхронный RS-триггер с динамическим
управлением по переднему фронту синхроимпульса
(в схеме исполнения со сложной входной логикой)
3.4.8. Двухступенчатый RS-триггер с динамическим
управлением по заднему фронту синхроимпульса (в
схеме исполнения "мастер-помощник")
3.4.9. Триггер D-типа
3.4.10. D-триггер с динамическим управлением
3.4.11. Двухступенчатые D-триггеры
3.4.12. Двухступенчатый синхронный 3J - ЗК -
RS-триггер
3.4.13. Т-триггеры
3.5. Счётчики
3.5.1. Основные параметры и классификация
счётчиков
3.5.2. Двоичные суммирующие счетчики
3.5.3. Вычитающий двоичный счётчик с
последовательным переносом
3.5.4. Счётчики с параллельным переносом
3.6. Регистры
3.6.1. Параллельный регистр
3.6.2. Последовательный регистр
3.6.3. Интегральные микросхемы регистров.
Микросхема К156ИР1
3.7. Сумматоры
3.7.1. Двоичный полусумматор
3.7.2. Одноразрядный сумматор
3.7.3. Многоразрядный сумматор параллельного
действия
3.7.4. Многоразрядный сумматор
последовательного действия
3.7.5. Интегральные микросхемы сумматоров
3.7.6. Сумматоры с параллельным переносом
3.8. Шифраторы и дешифраторы
3.8.1. Дешифраторы
3.8.2. Интегральные микросхемы дешифраторов
3.8.3. Шифратор без приоритета
3.8.4. Шифраторы с приоритетом
3.9. Коммутаторы (мультиплексоры и
демультиплексоры)
3.9.1. Мультиплексоры
3.9.2. Интегральные микросхемы мультиплексоров
3.9.3. Демультиплексоры
3.9.4. Демультиплексор в интегральном исполнении
3.10. Запоминающие устройства (ЗУ)
3.10.1. Постоянные запоминающие устройства
(ПЗУ)
3.10.2. Полупроводниковые ОЗУ
3.10.3. Статические ОЗУ .(SRAM)
3.10.4. Реальная микросхема статической памяти
3.10.5. Динамические ОЗУ (DRAM)
3.10.6. Увеличение длины слов данных и ёмкости
памяти
Контрольные вопросы
Заключение
Сокращения
Список используемой литературы
Глава 1. УСИЛИТЕЛИ ЭЛЕКТРИЧЕСКИХ СИГНАЛОВ
1.1. Классификация и основные параметры
усилителей электрических сигналов
1.1.1. Классификация усилителей электрических
сигналов
1.1.2. Структурная схема и основные параметры
(характеристики) усилителей электрических
сигналов
1.2. Основные положения теории обратной связи
применительно к усилителям
1.3. Статический режим работы усилительных
каскадов
1.3.1. Выбор рабочей точки (0) на семействе его
входных и выходных характеристик
1.3.2. Расчёт цепей смещения усилительных
каскадов на биполярных транзисторах
1.3.3. Методы стабилизации положения рабочей
точки (0)
1.3.4. Способы термостабилизации усилителей на
биполярных транзисторах
1.3.5. Способы термостабилизации усилителей на
полевых транзисторах
1.4. Усилительный каскад на биполярном
транзисторе с общим эмиттером
1.4.1. Основные параметры усилителя с ОЭ
1.5. Усилительный каскад на биполярном
транзисторе с общей базой (ОБ)
1.5.1. Основные параметры усилителя с ОБ
1.6. Усилительный каскад на биполярном
транзисторе с общим коллектором (ОК)
1.6.1. Основные параметры усилителя с ОК
1.6.2. Сложные эмиттерные повторители
1.7. Дифференциальные усилительные каскады
1.8. Усилительные каскады с динамической
нагрузкой
1.9. Усилительные каскады с каскодным
включением транзисторов
1.10. Усилительные каскады с трансформаторной
связью
1.10.1. Мощные усилительные каскады
1.10.2. Каскад с ОБ, трансформаторным входом и
трансформаторным выходом
1.10.3. Мощные выходные каскады с ОЭ
1.10.4. Двухтактные выходные каскады
1.10.5. Бестрансформаторные мощные выходные
каскады
1.11. Операционные усилители
1.11.1. Основные параметры, особенности
построения и функционирования операционных
усилителей
1.11.2. Структурная схема операционного
усилителя
1.11.3. Частотные свойства операционных
усилителей (ОУ)
Контрольные вопросы
Глава 2. СХЕМЫ ВЫПРЯМЛЕНИЯ И ОСНОВНЫЕ
СООТНОШЕНИЯ ПРИ РАБОТЕ ВЫПРЯМИТЕЛЯ НА
АКТИВНУЮ НАГРУЗКУ
2.1. Классификация выпрямительных схем и их
параметры
2.2. Однополупериодная схема выпрямления
2.3. Двухполупериодная схема с нулевым выводом
2.4. Однофазная мостовая схема
2.5. Трёхфазная схема с нулевым выводом
2.6. Трёхфазная мостовая схема
Контрольные вопросы
Глава 3. ЦИФРОВЫЕ ЭЛЕКТРОННЫЕ УСТРОЙСТВА
3.1. Транзисторные ключи
3.1.1. Ключевой режим работы биполярного
транзистора
3.1.2. Транзисторный ключ с внешним смещением
3.2. Элементы логических схем
3.2.1. Логическое сложение (дизъюнктор, схема
"ИЛИ")
3.2.2. Логическое отрицание (схема "НЕ")
3.2.3. Логическое умножение (конъюнктор, схема
"И")
3.2.4. Универсальный логический элемент "ИЛИ-НЕ"
3.2.5. Универсальный логический элемент "И - НЕ"
3.3. Логические функции
3.3.1. Основные тождества и теоремы алгебры
логики
3.3.2. Аналитическая форма записи логической
функции в СДНФ и СКНФ
3.3.3. Минимизация логических устройств
3.3.4. Минимизация логических устройств с
помощью метода карт Карно
3.4. Назначение и классификация триггерных
устройств
3.4.1. Триггеры на интегральных схемах
3.4.2. Асинхронный статический RS-триггер с
прямыми входами
3.4.3. Асинхронный статический RS-триггер с
инверсными входами
3.4.4. Синхронный статический RS-триггер с
прямыми входами
3.4.5. Синхронный статический RS-триггер с
инверсными входами
3.4.6. Синхронный RS-триггер с динамическим
управлением по заднему фронту синхроимпульса (в
схеме исполнения со сложной входной логикой)
3.4.7. Синхронный RS-триггер с динамическим
управлением по переднему фронту синхроимпульса
(в схеме исполнения со сложной входной логикой)
3.4.8. Двухступенчатый RS-триггер с динамическим
управлением по заднему фронту синхроимпульса (в
схеме исполнения "мастер-помощник")
3.4.9. Триггер D-типа
3.4.10. D-триггер с динамическим управлением
3.4.11. Двухступенчатые D-триггеры
3.4.12. Двухступенчатый синхронный 3J - ЗК -
RS-триггер
3.4.13. Т-триггеры
3.5. Счётчики
3.5.1. Основные параметры и классификация
счётчиков
3.5.2. Двоичные суммирующие счетчики
3.5.3. Вычитающий двоичный счётчик с
последовательным переносом
3.5.4. Счётчики с параллельным переносом
3.6. Регистры
3.6.1. Параллельный регистр
3.6.2. Последовательный регистр
3.6.3. Интегральные микросхемы регистров.
Микросхема К156ИР1
3.7. Сумматоры
3.7.1. Двоичный полусумматор
3.7.2. Одноразрядный сумматор
3.7.3. Многоразрядный сумматор параллельного
действия
3.7.4. Многоразрядный сумматор
последовательного действия
3.7.5. Интегральные микросхемы сумматоров
3.7.6. Сумматоры с параллельным переносом
3.8. Шифраторы и дешифраторы
3.8.1. Дешифраторы
3.8.2. Интегральные микросхемы дешифраторов
3.8.3. Шифратор без приоритета
3.8.4. Шифраторы с приоритетом
3.9. Коммутаторы (мультиплексоры и
демультиплексоры)
3.9.1. Мультиплексоры
3.9.2. Интегральные микросхемы мультиплексоров
3.9.3. Демультиплексоры
3.9.4. Демультиплексор в интегральном исполнении
3.10. Запоминающие устройства (ЗУ)
3.10.1. Постоянные запоминающие устройства
(ПЗУ)
3.10.2. Полупроводниковые ОЗУ
3.10.3. Статические ОЗУ .(SRAM)
3.10.4. Реальная микросхема статической памяти
3.10.5. Динамические ОЗУ (DRAM)
3.10.6. Увеличение длины слов данных и ёмкости
памяти
Контрольные вопросы
Заключение
Сокращения
Список используемой литературы
Об авторе
Последние поступления в рубрике "Тематика определяется"
 |
Коллекционное холодное оружие Западной Европы XVII - начала XIX вв.
Издание посвящено уникальным образцам охотничьего и боевого холодного оружия из частных собраний европейских коллекционеров. Каждый экземпляр сопровождается экспертным описанием, оценкой степени его сохранности и подробными авторскими иллюстрациями.... |
|
Терапевтическая катастрофа. Мастера психотерапии рассказывают о самых провальных случаях
Ни один психотерапевт не застрахован от ошибок в работе с клиентами, но мало кто готов открыто обсуждать собственные неудачи. Авторы книги решили наглядно показать, что просчеты и промахи - это не только неотъемлемая сторона профессии, но и повод вынести для себя ценные уроки.... |
|
Любовь к человеку с пограничным расстройством личности
Люди с пограничным расстройством личности (ПРЛ) могут быть очень заботливыми, нежными, умными и веселыми - и при этом своим поведением отталкивать даже самых близких людей. Если у вас непростые отношения с человеком, который страдает от ПРЛ, то эта книга - для вас.... |
Если Вы задавались вопросами "где найти книгу в интернете?", "где купить книгу?" и "в каком книжном интернет-магазине нужная книга стоит дешевле?", то наш сайт именно для Вас. На сайте книжной поисковой системы Книгопоиск Вы можете узнать наличие книги Парфенкин А., Схемотехника. Учебник в интернет-магазинах. Также Вы можете перейти на страницу понравившегося интернет-магазина и купить книгу на сайте магазина. Учтите, что стоимость товара и его наличие в нашей поисковой системе и на сайте интернет-магазина книг может отличаться, в виду задержки обновления информации.
